

Минобрнауки России
**ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ
«ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ»
(ФГБОУ ВО «ВГУ»)**



УТВЕРЖДАЮ
Заведующий кафедрой
Борисов Дмитрий Николаевич
Кафедра информационных систем
10.04.2024

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ

Б1.В.02 Администрирование и программирование микропроцессорной техники

1. Код и наименование направления подготовки/специальности:

09.04.02 Информационные системы и технологии

2. Профиль подготовки/специализация:

Анализ и синтез информационных систем

3. Квалификация (степень) выпускника:

Магистратура

4. Форма обучения:

Очная

5. Кафедра, отвечающая за реализацию дисциплины:

Кафедра информационных систем

6. Составители программы:

Борисов Дмитрий Николаевич (borisov@cs.vsu.ru)

7. Рекомендована:

рекомендована НМС ФКН 05.03.2024, протокол № 5

8. Учебный год:

2024-2025

9. Цели и задачи учебной дисциплины:

Дисциплина знакомит студентов с принципами администрирования и программирования цифровых процессоров обработки сигналов (сигнальными процессорами) и микроконтроллерами, а также с основами теоретических положений цифровых методов обработки сигналов. В ней рассматриваются основные типы сигнальных процессоров, работа их функциональных узлов, а также конвейерное выполнение команд, аппаратная реализация программных функций, организация памяти, особенности администрирования и программирования системы на кристалле 1892ВМ14Я (процессор «мультикор») компании Элвис (АО НПЦ «ЭЛВИС»).

10. Место учебной дисциплины в структуре ООП:

Дисциплина в рамках части, формируемой участниками образовательных отношений блока Б1. Для успешного освоения необходимо предварительное изучение следующих дисциплин: математический анализ, введение в программирование.

11. Планируемые результаты обучения по дисциплине/модулю (знания, умения, навыки), соотнесенные с планируемыми результатами освоения образовательной программы (компетенциями выпускников) и индикаторами их достижения:

Код и название компетенции	Код и название индикатора компетенции	Знания, умения, навыки
ПК-1 Способен осуществлять определение первоначальных требований, разработку и тестирование информационных систем	ПК-1.1 Умеет осуществлять определение первоначальных требований, назначать и распределять ресурсы при реализации информационной системы	Уметь: осуществлять определение первоначальных требований, назначать и распределять ресурсы при реализации информационной системы
ПК-4 Способен проектировать архитектуру программного средства	ПК-4.1 Умеет определять состав компонентов программного средства	Уметь: определять состав компонентов программного средства

12. Объем дисциплины в зачетных единицах/час:

3/108

Форма промежуточной аттестации:

Зачет с оценкой

13. Трудоемкость по видам учебной работы

Вид учебной работы	Семестр 1	Всего
Аудиторные занятия	54	54
Лекционные занятия	18	18
Практические занятия		0
Лабораторные занятия	36	36
Самостоятельная работа	54	54
Курсовая работа		0
Промежуточная аттестация	0	0
Часы на контроль		0
Всего	108	108

13.1. Содержание дисциплины

п/п	Наименование раздела дисциплины	Содержание раздела дисциплины	Реализация раздела дисциплины с помощью онлайн-курса, ЭУМК
Лекции			

п/п	Наименование раздела дисциплины	Содержание раздела дисциплины	Реализация раздела дисциплины с помощью онлайн-курса, ЭУМК
1.1	Компьютерные архитектуры обработки сигналов	Общие принципы построения сигнальных процессоров и особенности их архитектуры. Архитектура фон Неймана и гарвардская архитектура. Структура ARM. Структура процессора ЦПОС.	https://edu.vsu.ru/course/view.php?id=4610#section-2 https://edu.vsu.ru/course/view.php?id=4610#section-3
1.2	Архитектура ARM	Процессорное ядро ARM7. Основные положения. Конвейер. Регистры. Регистр текущего состояния программы. Режимы обработки исключительных ситуаций. Набор команд ARM7. Команды ветвления. Команды обработки данных. Команда обмена. Изменение регистров состояния. Программное прерывание. Модуль MAC. Набор команд THUMB.	https://edu.vsu.ru/course/view.php?id=4610#section-4 https://edu.vsu.ru/course/view.php?id=4610#section-5 https://edu.vsu.ru/course/view.php?id=4610#section-6 https://edu.vsu.ru/course/view.php?id=4610#section-7 https://edu.vsu.ru/course/view.php?id=4610#section-8 https://edu.vsu.ru/course/view.php?id=4610#section-9 https://edu.vsu.ru/course/view.php?id=4610#section-10
1.3	Архитектура цифровых процессоров обработки сигналов	Конвейерное выполнение команд. Аппаратная реализация программных функций. Параллельная работа различных функциональных узлов. Умножитель. Сдвигатели. Дополнительные арифметические устройства. Специализированные устройства генерации адреса. Аппаратная организация циклов. Использование нескольких АЛУ. Регистровые файлы.	https://edu.vsu.ru/course/view.php?id=4610#section-11

п/п	Наименование раздела дисциплины	Содержание раздела дисциплины	Реализация раздела дисциплины с помощью онлайн-курса, ЭУМК
1.4	Процессоры ЦОС с фиксированной и плавающей запятой. Существующие процессоры обработки сигналов	Выбор цифрового процессора сигналов. Процессоры ADI (ADSP-2100), motorola (DSP56000), улучшенные стандартные процессоры ЦПОС (Enhanced-Conventional DSP), процессоры TMS320C55X фирмы TI, процессоры DSP16xxx фирмы Lucent, процессоры ЦПОС с архитектурой VLIW, процессоры TMS320C6xxx, процессор MSC810X (ядро SC140).	https://edu.vsu.ru/course/view.php?id=4610#section-12
1.5	Суперскалярные и гибридные процессоры	Процессор DSP5665x фирмы Motorola. Ядро TMS320c27x фирмы TI. Влияние архитектуры на возможности процессора	https://edu.vsu.ru/course/view.php?id=4610#section-13
1.6	Организация памяти цифровых процессоров обработки сигналов	Доступ к блокам памяти. Блоки памяти. Внешняя память. Разделение на отдельные области и модули. Обращение к памяти. Генерация тактов ожидания для медленной внешней памяти. Кэш. Защита содержимого памяти	https://edu.vsu.ru/course/view.php?id=4610#section-14
Лабораторные работы			
2.1	Прошивка Flash-памяти и установка BUILDROOT	Изучение прошивки Flash-памяти и установки операционной системы BUILDROOT для модуля (системы на кристалле) Салют-ЭЛ24Д компании НПЦ «ЭЛВИС»	https://edu.vsu.ru/course/view.php?id=4610#section-17

п/п	Наименование раздела дисциплины	Содержание раздела дисциплины	Реализация раздела дисциплины с помощью онлайн-курса, ЭУМК
2.2	Прошивка Flash-памяти и установка ALT Linux	Изучение прошивки Flash-памяти и установки операционной системы ALT Linux для модуля (системы на кристалле) Салют-ЭЛ24Д компании НПЦ «ЭЛВИС» с возможностью подключения к локальной сети	https://edu.vsu.ru/course/view.php?id=4610#section-18
2.3	Прошивка Flash-памяти и установка ALT Linux с поддержкой сети WIFI	Прошивка Flash-памяти и установка операционной системы ALT Linux для модуля (системы на кристалле) Салют-ЭЛ24Д компании НПЦ «ЭЛВИС» с возможностью подключения к локальной сети с использованием беспроводной сети (WIFI)	https://edu.vsu.ru/course/view.php?id=4610#section-19
2.4	Настройка работы беспроводного интерфейса в режиме точки доступа	Настройка работы беспроводного интерфейса в режиме точки доступа в операционной системе ALT Linux для модуля Салют-ЭЛ24Д	https://edu.vsu.ru/course/view.php?id=4610#section-20
2.5	Настройка работы модуля в роли веб-сервера	Настройка работы модуля Салют-ЭЛ24Д с операционной системой ALT Linux в роли веб-сервера	https://edu.vsu.ru/course/view.php?id=4610#section-21
2.6	Настройка работы модуля в роли файлового сервера	Настройка работы модуля Салют-ЭЛ24Д с операционной системой ALT Linux в роли файлового сервера	https://edu.vsu.ru/course/view.php?id=4610#section-22

п/п	Наименование раздела дисциплины	Содержание раздела дисциплины	Реализация раздела дисциплины с помощью онлайн-курса, ЭУМК
2.7	Программирование системы на кристалле	Программирование модуля (системы на кристалле) Салют-ЭЛ24Д компании НПЦ «ЭЛВИС»с использованием среды разработки MCStudio4 и эмулятора MC-USB-JTAG	https://edu.vsu.ru/course/view.php?id=4610#section-23

13.2. Темы (разделы) дисциплины и виды занятий

№ п/п	Наименование темы (раздела)	Лекционные занятия	Практические занятия	Лабораторные занятия	Самостоятельная работа	Всего
1	Компьютерные архитектуры обработки сигналов	3		3	8	14
2	Архитектура ARM	3		5	9	17
3	Архитектура цифровых процессоров обработки сигналов	3		8	9	20
4	Процессоры ЦОС с фиксированной и плавающей запятой. Существующие процессоры обработки сигналов	3		8	9	20
5	Суперскалярные и гибридные процессоры	3		4	9	16

№ п/п	Наименование темы (раздела)	Лекционные занятия	Практические занятия	Лабораторные занятия	Самостоятельная работа	Всего
6	Организация памяти ARM и цифровых процессоров обработки сигналов	3		8	10	21
		18	0	36	54	108

14. Методические указания для обучающихся по освоению дисциплины

Внеаудиторная самостоятельная работа студентов включает проработку материалов лекций, изучение рекомендованной литературы, подготовку к лабораторным работам и их защитами, подготовку к устному опросу и зачету с оценкой.

Самостоятельная работа в аудитории выполняется под непосредственным руководством преподавателя. Для повышения эффективности руководства при проведении лабораторных занятий, призванных обеспечить выборочное использование лекционного материала для более глубокого изучения отдельных разделов дисциплины при решении соответствующих практических задач.

К лабораторным занятиям студенты должны изучить теоретический материал предметной области, основы программирования на языке C.

15. Перечень основной и дополнительной литературы, ресурсов интернет, необходимых для освоения дисциплины

№ п/п	Источник
1	Техника микропроцессорных систем в телекоммуникациях : учебное пособие / Н. С. Мальцева, П. С. Резников, Е. А. Барабанова [и др.]. — Астрахань : АГТУ, 2020. — 80 с. — ISBN 978-5-89154-691-2. — Лань : электронно-библиотечная система. — Режим доступа : https://reader.lanbook.com/book/223799#1
2	Смирнов, Ю. А. Основы микроэлектроники и микропроцессорной техники : учебное пособие / Ю. А. Смирнов, С. В. Соколов, Е. В. Титов. — 2-е изд., испр. — Санкт-Петербург : Лань, 2022. — 496 с. — ISBN 978-5-8114-1379-9. — Текст : электронный // Лань : электронно-библиотечная система. — Режим доступа : https://reader.lanbook.com/book/211292

б) дополнительная литература:

№ п/п	Источник
1	Кушнер, Д. А. Основы автоматики и микропроцессорной техники : учебное пособие / Д. А. Кушнер, А. В. Дробов, Ю. Л. Петроченко. — Минск : РИПО, 2019. — 249 с. — Университетская библиотека онлайн : электронно-библиотечная система. — Режим доступа : https://biblioclub.ru/index.php?page=book_view_red&book_id=599952

№ п/п	Источник
2	Трипольский, П. Э. Микропроцессорная техника в мехатронике и робототехнике : методические указания / П. Э. Трипольский. — Москва : РТУ МИРЭА, 2022. — 40 с. — Текст : электронный // Лань : электронно-библиотечная система. — Режим доступа : https://reader.lanbook.com/book/310793

в) информационные электронно-образовательные ресурсы:

№ п/п	Источник
1	lib.vsu.ru ЗНБ ВГУ

16. Перечень учебно-методического обеспечения для самостоятельной работы

№ п/п	Источник
1	ЭУМК : Администрирование и программирование микропроцессорной техники. - Электронный университет ВГУ. - Режим доступа : https://edu.vsu.ru/course/view.php?id=4610

17. Образовательные технологии, используемые при реализации учебной дисциплины, включая дистанционные образовательные технологии (ДОТ), электронное обучение (ЭО), смешанное обучение):

Для успешного закрепления теоретического материала проводится тестирование после каждой лекции использованием платформы электронного университета ВГУ.

Среда разработки MCStudio4, операционная система buildroot, операционная система ALTLinux.

18. Материально-техническое обеспечение дисциплины:

Компьютерные классы факультета компьютерных наук, проектор для демонстрации теоретического материала. Системы на кристалле 1892BM14Я (модули Салют-ЭЛ24Д) компании Элвис (АО НПЦ «ЭЛВИС»).

19. Оценочные средства для проведения текущей и промежуточной аттестаций

Порядок оценки освоения обучающимися учебного материала определяется содержанием следующих разделов дисциплины:

№ п/п	Разделы дисциплины (модули)	Код компетенции	Код индикатора	Оценочные средства для текущей аттестации
1	Компьютерные архитектуры обработки сигналов	ПК-1	ПК-1.1	Тестовое задание 1
2	Архитектура ARM	ПК-4	ПК-4.1	Тестовое задание 2
3	Архитектура цифровых процессоров обработки сигналов	ПК-4	ПК-4.1	Тестовое задание 2

№ п/п	Разделы дисциплины (модули)	Код компетенции	Код индикатора	Оценочные средства для текущей аттестации
4	Процессоры ЦОС с фиксированной и плавающей запятой. Существующие процессоры обработки сигналов Суперскалярные и гибридные процессоры	ПК-1	ПК-1.1	Тестовое задание 3
5	Организация памяти ARM и цифровых процессоров обработки сигналов	ПК-1	ПК-1.	Тестовое задание 3

Промежуточная аттестация

Форма контроля - Зачет с оценкой

Оценочные средства для промежуточной аттестации

Лабораторные работы после выполнения оцениваются преподавателем, и выставляется оценка «зачтено» при условии ответа на 80% вопросов преподавателя по предметной области лабораторной работы. По итогам лабораторных работ и устного ответа студента выставляется оценка «зачтено» или «не зачтено» по лабораторным работам всей дисциплины. К сдаче зачета с оценкой допускаются студенты, сдавшие 100% лабораторных работ.

Соотношение показателей, критериев и шкалы оценивания результатов обучения.

Критерии оценивания компетенций	Уровень сформированности компетенций	Шкала оценок
<i>Обучающийся в полной мере владеет понятийным аппаратом области микропроцессорной техники (теоретическими основами дисциплины), способен иллюстрировать ответ примерами, применять теоретические знания для решения практических задач</i>	<i>Повышенный уровень</i>	<i>Отлично</i>
<i>Обучающийся владеет понятийным аппаратом данной области (теоретическими основами дисциплины), способен формулировать основные понятия предметной области, но затрудняется приводить примеры, характеризующие особенности микропроцессорной техники</i>	<i>Базовый уровень</i>	<i>Хорошо</i>
<i>Обучающийся частично владеет теоретическими основами дисциплины, фрагментарно способен формулировать основные понятия предметной области, но затрудняется приводить примеры построения архитектуры микропроцессорной техники, системы команд микропроцессорной техники</i>	<i>Пороговый уровень</i>	<i>Удовлетворительно</i>

Критерии оценивания компетенций	Уровень сформированности компетенций	Шкала оценок
<i>Обучающийся демонстрирует отрывочные, фрагментарные знания, не понимает основных понятий в области микропроцессорной техники и допускает грубые в описании цифровых процессорах обработки сигналов.</i>	-	<i>Незачет</i>

20 Типовые оценочные средства и методические материалы, определяющие процедуры оценивания

20.1 Текущий контроль успеваемости

Контроль успеваемости по дисциплине осуществляется с помощью тестовых заданий

Перечень тестовых заданий

Тестовое задание 1

Вариант 1

1. Структура микропроцессорной системы.
2. Классификация микропроцессорных устройств по назначению и количеству выполняемых программ.
3. RISC архитектура системы команд.

Вариант 2

1. Компьютерные принципы построения микропроцессоров.
2. Классификация микропроцессорных устройств числу БИС, по структурному признаку.
3. VLIW архитектура системы команд.

Вариант 3

1. Конвейерный и суперскалярный подходы обработки данных.
2. Классификация микропроцессорных устройств по виду технологии изготовления.
3. MISC архитектура системы команд.

Тестовое задание 2

Вариант 1

1. Сигнальные процессоры. Структура сигнального процессора.
2. Аппаратная реализация программных функций сигнальных процессоров.
3. Стандартные процессоры ЦПОС.

Вариант 2

1. Конвейерное выполнение команд сигнальных процессоров.
2. Параллельная работа функциональных узлов сигнальных процессоров.
3. Улучшенные стандартные процессоры ЦПОС.

Вариант 3

1. Специальные методы адресации сигнального процессора.
2. Сигнальные процессоры с фиксированной и плавающей точкой.
3. Процессоры ЦПОС с архитектурой VLIW.

Тестовое задание 3

Вариант 1

1. Конвейер ARM7.
2. Режимы обработки исключительных ситуаций ARM7.
3. Команды обработки данных ARM7.
4. Программное прерывание ARM7.

Вариант 2

1. Регистры ARM7.
2. Набор команд ARM7.
3. Команда обмена ARM7.
4. Модуль MAC ARM7.

Вариант 3

1. Регистр текущего состояния программы ARM7.
2. Команды ветвления ARM7.
3. Изменение регистров состояния ARM7.
4. Набор команд THUMB ARM7.

Приведённые ниже задания рекомендуется использовать при проведении диагностических работ для оценки остаточных знаний:

Компетенция ПК-1

Задания закрытого типа

1. КАКОЙ ТИП ПАМЯТИ ЯВЛЯЕТСЯ ЭНЕРГОЗАВИСИМОЙ ДЛЯ ХРАНЕНИЯ ИНФОРМАЦИИ?

- A) ОЗУ
- B) ПЗУ
- C) FLASH

2. КАКОКЙ НАБОР ИНСТРУКЦИЙ ИСПОЛЬЗУЕТСЯ СЕМЕЙСТВОМ ARM CORTEX

- A) Thumb
- B) Thumb-1
- C) Thumb-2
- D) Thumb-3
- E) Cortex

3. Процессоры с какими технологиями имеют высокое быстродействие и небольшую стоимость?

- A) с технологией интегральной инжекционной логики
- B) с униполярной технологией
- C) с биполярной технологией транзисторно-транзисторной логики том числе и с диодами Шоттки
- D) с технологией эмиттерно-связанной логики

4. При каком типе адресации программный счетчик разбивается на два поля, при этом старшие разряды указывают номер страницы, а младшие - адрес ячейки на странице

- A) Прямая адресация с использованием страничного регистра
- B) Прямая адресация к текущей странице
- C) Прямая адресация с использованием двойных слов
- D) Косвенная адресация

- E) Адресация относительно индексного регистра
- F) Адресация относительно программного счетчика

5. Какие режимы поддерживает процессор Cortex?

- A) Handler
- B) Thread
- C) Crucial
- D) Base
- E) Debug

6. ПРОСТРАНСТВО КОДА ПРОГРАММЫ ЯДРА CORTEX-M3 ОПТИМИЗИРОВАНО ДЛЯ РАБОТЫ С ШИНОЙ

- A) I-Code
- B) D-Code
- C) A-Code
- D) M-Code

7. ПРОЦЕССОРЫ С КАКИМИ ТЕХНОЛОГИЯМИ ИМЕЮТ ВЫСОКОЕ БЫСТРОДЕЙСТВИЕ И НЕБОЛЬШУЮ СТОИМОСТЬ:

- A) с униполярной технологией
- B) с биполярной технологией
- C) с технологией эмиттерно-связанной логики
- D) с технологией интегральной инжекционной логики

8. ПРИ КАКОМ ТИПЕ АДРЕСАЦИИ УВЕЛИЧЕНИЯ ДЛИНЫ АДРЕСНОГО ПОЛЯ КОМАНДЫ ПО Д АДРЕС ОТВОДИТСЯ ДОПОЛНИТЕЛЬНОЕ СЛОВО

- A) Прямая адресация к текущей странице
- B) Прямая адресация с использованием страничного регистра
- C) Прямая адресация с использованием двойных слов
- D) Адресация относительно программного счетчика
- E) Адресация относительно индексного регистра
- F) Косвенная адресация

9. ПРИ КАКОМ ТИПЕ АДРЕСАЦИИ ПРОГРАММНЫЙ СЧЕТЧИК РАЗБИВАЕТСЯ НА ДВА ПОЛЯ, ПРИ ЭТОМ СТАРШИЕ РАЗРЯДЫ УКАЗЫВАЮТ НОМЕР СТРАНИЦЫ, А МЛАДШИЕ - АДРЕС ЯЧЕЙКИ НА СТРАНИЦЕ

- A) Прямая адресация к текущей странице
- B) Прямая адресация с использованием страничного регистра
- C) Прямая адресация с использованием двойных слов
- D) Адресация относительно программного счетчика
- E) Адресация относительно индексного регистра
- F) Косвенная адресация

10. ПРИ КАКОМ ТИПЕ АДРЕСАЦИИ ПРЕДУСМОТРЕН ПРОГРАММНО ДОСТУПНЫЙ СТРАНИЧНЫЙ РЕГИСТР, ЗАГРУЖАЕМЫЙ СПЕЦИАЛЬНОЙ КОМАНДОЙ

- A) Прямая адресация к текущей странице
- B) Прямая адресация с использованием страничного регистра
- C) Прямая адресация с использованием двойных слов
- D) Адресация относительно программного счетчика
- E) Адресация относительно индексного регистра

F) Косвенная адресация

Задания открытого типа

1. Укажите топологическую норму для ARM9TDI
2. Сколько типов шин используется в гарвардской архитектуре
3. Укажите минимальное количество набор команд для первых CISC процессоров
4. Какое количество команд в секунду будет выполнять пятиступенчатый конвейер при условии, что время цикла составляет 2 нс?
5. Сколько этапов содержит конвейер SC140?
6. Какой объем адресного пространства имеет процессор Cortex M3?

Задание с развёрнутым ответом

Запишите алгоритм (состоящий из, не менее 10 действий) прошивки flash-памяти и установки операционной системы BuildRoot для модуля САЛЮТ-ЭЛ24Д НПЦ «ЭЛВИС»

Критерии оценивания:

Описание полного алгоритма оценивается в 100 баллов.

Компетенция ПК-4

Задания закрытого типа

1. Архитектура, использующая очень длинные машинные команды это

1.
1. Very long instruction word
-

1.
2. Minimal Instruction Set Computer
-

1.
3. Reduced Instruction Set Computing
-

1.
4. Complete Instruction Set Computer

2. Для CISC-процессоров характерно

1.
1. сравнительно небольшое число регистров общего назначения
-

1.
2. большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов
-

1.
3. большое количество методов адресации

1.
4. ориентация системы на поддержку языка высокого уровня с помощью развитого компилятора

1.
5. организация памяти и ввода-вывода, которая позволяет выполнять процессором большинство инструкций за один такт

1.
6. фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды

3. Из каких этапов состоит конвейерный способ работы команд

1.
1. выборка команды

1.
2. декодирование команды

1.
3. подготовка операндов

1.
4. выполнение команды

1.
5. аккумулярование результата

1.
6. сдвиг регистра операндов

1.
7. запись в регистры

1.
8. очистка регистров

4. Для RISC-процессоров характерно

1.
1. сравнительно небольшое число регистров общего назначения

1.
2. большое количество машинных команд, некоторые из которых нагружены семантически аналогично операторам высокоуровневых языков программирования и выполняются за много тактов

1.
3. большое количество методов адресации

1.
4. ориентация системы на поддержку языка высокого уровня с помощью развитого компилятора

1.
5. организация памяти и ввода-вывода, которая позволяет выполнять процессором большинство инструкций за один такт

1.
6. фиксированная длина машинных инструкций (например, 32 бита) и простой формат команды

5. К мультиядерным архитектурам относятся

1.
1. Cortex-A5

1.
2. Cortex-A8

1.
3. Cortex-A7

1.
4. Cortex-A9

1.
5. Cortex-A15

1.
6. Cortex-A17

1.
7. Cortex-M3

1.
8. Cortex-M7

1.
1. Cortex-R4

1.
10. Cortex-R5

1.
11. Cortex-R7

6. код для VLIW обладает

-
1.
 1. низкой плотностью кода
-

1.
 2. высокой плотностью кода
-

1.
 3. в зависимости от сложности реализации алгоритма возможен вариант с высокой или с низкой плотностью кода
-

7. Основное предназначение RISC-процессоров

1.
 1. упрощение набора команд для построения быстрых вычислительных машин
-

1.
 2. увеличение разрядности процессоров
-

1.
 3. параллельное выполнение команд
-

8. Преимущества технологии Thumb

1.
 1. оптимальные размер кода и производительность
-

1.
 2. использование архитектуры ARM
-

1.
 3. поддержка 64-разрядной архитектуры
-

1.
 4. реализация отложенного программирования
-

9. К семейству ARM относятся микроконтроллеры (выберите несколько правильных ответов):

1.
 1. ARM7100
-

1.
 2. ARM7200
-

1.
 3. ARM7300
-

1.
4. ARM7400

1.
5. ARM7500

1.
6. ARM7500FE

1.
7. ARM7400FE

1.
8. ARM7300FE

1.
1. ARM7200FE

1.
10. ARM7100FE

10. Пространство кода программы ядра Cortex-M3 оптимизировано для работы с шиной

1.
1. I-Code

1.
2. D-Code

1.
3. A-Code

1.
4. M-Code

Задания открытого типа

1. Какое количество команд содержит система команд Thumb
2. Количество подходов к решению проблемы модификации регистров в RISC
3. В какие n -разрядные коды перекодируются команды ARM, при использовании Thumb ARM. Укажите n (число).
4. Какое количество команд содержит система команд Thumb
5. Определите количество n -разрядных кодов, которые перекодируются команды ARM, при использовании Thumb ARM.
6. Количество уровней конвейера у ядра ARM10TDMI?

Задание с развёрнутым ответом

Запишите алгоритм (состоящий из, не менее 20 действий) настройки работы беспроводного интерфейса модуля САЛЮТ-ЭЛ24Д НПЦ «ЭЛВИС» в роли веб-сервера в операционной системе ALT Linux.

Критерии оценивания:

Описание полного алгоритма оценивается в 100 баллов.

20.2 Промежуточная аттестация

Промежуточная аттестация проводится в соответствии с Положением о промежуточной аттестации обучающихся по программам высшего образования. Промежуточная аттестация по итогам освоения дисциплины проводится в форме зачета с оценкой. Условиями для положительной итоговой оценки является выполнение всех лабораторных работ.

При оценивании результатов устного опроса и защиты лабораторных работ используется качественная шкала оценок. Оценивание результатов выполнения контрольных работ предполагает использование количественной шкалы.

При оценивании используется следующая шкала:

5 баллов ставится, если обучающийся демонстрирует полное соответствие знаний, умений, навыков приведенным в таблицах показателям, свободно оперирует приобретенными знаниями, умениями, применяет их при решении практических задач;

4 балла ставится, если обучающийся демонстрирует соответствие знаний, умений, навыков приведенным в таблицах показателям, но допускает незначительные ошибки, неточности, испытывает затруднения при решении практических задач;

3 балла ставится, если обучающийся демонстрирует неполное соответствие знаний, умений, навыков приведенным в таблицах показателям, допускает значительные ошибки при решении практических задач;

2 балла ставится, если обучающийся демонстрирует явное несоответствие знаний, умений, навыков приведенным в таблицах показателям.

При сдаче зачета с оценкой

оценка «отлично» - 5 баллов

оценка «хорошо» - 4 балла

оценка «удовлетворительно» - 3 балла

оценка «неудовлетворительно» - 2 балла.

Перечень вопросов к зачету с оценкой

Структура микропроцессорной системы. Классификация микропроцессорных устройств (по назначению, по количеству выполняемых программ, По числу БИС, по структурному признаку, по виду алгоритма работы, по характеру временной организации, по количеству одновременно выполняемых программ, по виду технологии изготовления). Технологии изготовления микропроцессоров. Компьютерные принципы построения микропроцессоров (архитектура фон Неймана, Гарвардская архитектура). Конвейерный и суперскалярный подходы обработки данных. Архитектуры системы команд (RISC, CISC, VLIW, MISC, EPIC). Архитектура RISC-микропроцессоров 3-го поколения. Сигнальные процессоры. Структура сигнального процессора. Конвейерное выполнение команд сигнальных процессоров. Аппаратная реализация программных функций сигнальных процессоров (умножитель, сдвигатели, дополнительные арифметические устройства, специализированные устройства генерации адреса, аппаратная организация циклов, использование нескольких АЛУ, регистровые файлы). Параллельная работа функциональных узлов сигнальных процессоров. Специальные методы адресации сигнального процессора. Комбинированные и специализированные команды сигнального процессора. Устройства ввода/вывода и периферии сигнального процессора. Сигнальные процессоры с фиксированной и плавающей точкой. Основные типы сигнальных процессоров. Стандартные процессоры ЦПОС (Conventional DSP): процессоры TI (Texas Instruments), процессоры ADI (ADSP-2100), процессоры Motorola (DSP56000). Улучшенные стандартные процессоры ЦПОС (Enhanced-Conventional DSP):

процессоры TMS320C55X фирмы TI, процессоры DSP16xxx фирмы Lucent, процессор ADSP-2116x фирмы ADI. Процессоры ЦПОС с архитектурой VLIW: процессоры TMS320C6xxx. Процессор MSC810X (ядро SC140). Суперскалярные процессоры. Гибридные процессоры. Организация памяти ЦПОС. Доступ к блокам памяти. Блоки памяти сигнальных процессоров. Внешняя память сигнальных процессоров. Разделение на отдельные области и модули сигнальных процессоров. Обращение к памяти у сигнальных процессоров. Генерация тактов ожидания для медленной внешней памяти у сигнальных процессоров. Кэш память сигнальных процессоров. Защита содержимого памяти сигнальных процессоров. Процессорное ядро ARM7. Конвейер ядро ARM7. Регистры ядро ARM7. Регистр текущего состояния программы ядро ARM7. Режимы обработки исключительных ситуаций ядро ARM7. Набор команд ARM7. Команды ветвления ядро ARM7. Команды обработки данных ядро ARM7. Команда обмена ядро ARM7. Изменение регистров состояния ядро ARM7. Программное прерывание ядро ARM7. Модуль MAC ядро ARM7. Набор команд THUMB ядро ARM7.